Artikel-ID: 000079680 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.07.2014

Warum beziehen sich die Beschreibungen der tx_path_delay_10g_data und tx_path_delay_1g_data Signals auf eine Datenbreite von 16/22 für die Arria® V- und Stratix® V-Geräte im Low Latency Ethernet 10G MAC Benutzerhandbuch?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Fehlers in Table 5-16: IEEE 1588v2 Egress Transmit Signals" des Altera® Low Latency Ethernet 10G MAC Benutzerhandbuchs (PDF) beziehen sich die Beschreibungen der tx_path_delay_10g_data und tx_path_delay_1g_data Signals auf eine Datenbreite von 16/22 für die Arria® V und Stratix® V Geräte.

tx_path_delay_10g_data tx_path_delay_1g_data Signalsignale sollten sich auf eine Datenbreite von 15/21 beziehen.

Lösung

Dieses Problem wurde bereits in einer neuen Version des Low Latency Ethernet 10G MAC Benutzerhandbuchs (PDF) behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 7 Produkte

เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
Arria® V ST SoC-FPGA
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.