Kritisches Problem
Für alle UniPHY-basierten Speichercontroller und den Datenverkehrsgenerator, SOPC Builder kann System Verilog-Dateien nicht erkennen. In der Folge: System-Verilog-Dateien werden während ModelSim nicht automatisch kompiliert Simulation.
Manuelles Kompilieren aller System Verilog-Dateien in ModelSim vor mit dem Simulationsfluss.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.