Artikel-ID: 000079669 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.10.2013

Warum erhalte ich die gleichen Timing-Ergebnisse für alle Timing-Ecken, wenn ich den Design Space Explorer verwende?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung In der Quartus® II Software kann der Design Space Explorer (DSE) dieselben Ergebnisse für Fall-Timing-Ecken melden, wenn Ihre Synopsys Design Constraints (.sdc)-Datei einen set_operating_conditions Befehl enthält.
Lösung Um dieses Verhalten zu vermeiden, entfernen Sie den set_operating_conditions Befehl aus der .sdc-Datei .

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.