Artikel-ID: 000079663 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.11.2011

C106-Warnungen für Interlaken MegaCore Function 10- und 20-Lane-Varianten mit Transceivern

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Interlaken
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie eine Interlaken MegaCore-Funktion 10- oder 20-Lane kompilieren Variation mit Transceivern, die folgende Warnmeldung wird angezeigt:

    Warning: (Medium) Rule C106:Clock signal source should not drive registers triggered by different clock edges.

    Lösung

    Dieses Problem hat keine Problemumgehung. Dieses Problem hat jedoch kein Design Auswirkungen. Sie können diese Warnmeldung ignorieren.

    Dieses Problem wird in einer zukünftigen Version der Interlaken behoben MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.