Artikel-ID: 000079646 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.12.2014

Muss der Transceiver-Referenztakt stabil sein, bevor die ATX PLL-Kalibrierung auf Stratix V GX/T- und Arria V GZ-Geräten durchgeführt wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Ja, der Referenztakt muss stabil sein, bevor die ATX PLL-Kalibrierung auf Stratix® V GX/T und Arria® V GZ-Geräte. Die ATX PLL-Kalibrierung wird nach der Gerätekonfiguration automatisch durchgeführt.
Lösung

Wenn der Transceiver-Referenztakt während der ATX PLL-Kalibrierung nicht stabil ist, kann die Kalibrierung ausfallen. Um die ATX PLL-Kalibrierung manuell neu zu starten, sollten Sie den Avalon Memory Mapped Registerspace innerhalb des Transceiver Reconfiguration Controller verwenden.

Weitere Informationen zu diesen Registern finden Sie im ATX PLL Kalibrierungsabschnitt des Transceiver PHY IP Benutzerhandbuchs.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Stratix® V FPGAs
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Stratix® V GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.