Artikel-ID: 000079630 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.07.2013

50G-Interlaken-IP-Core unterstützt 200-MHz-_usr_clk-Takte nicht

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Der 50G Interlaken IP-Kern unterstützt Benutzer-Takte (rx_usr_clk und tx_usr_clk) nicht mit Frequenz unter 250 MHz. Wenn Sie eine Eingabeuhr tx_usr_clk angeben deren Frequenz weniger als 250 MHz beträgt, wird es für den IP-Kern geben interner FIFO-Underflow, der mit den itx_hungry Und-Flags itx_underflow markiert wird. Wenn Sie einen Eingangs-Takt rx_usr_clk angeben, dessen Frequenz ist weniger als 250 MHz, der IP-Kern wird interne FIFO erleben Überlauf und Datenverlust über den Interlaken-Link.

    Lösung

    Dieses Problem hat keine Problemumgehung.

    Dieses Problem wurde in Version 13.0 SP1 der 50G Interlaken behoben MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.