Artikel-ID: 000079587 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.11.2013

ECC in Cyclone V SoC HPS-Geräten nicht aktiviert

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

Für HPS-Hard-Memory-Controller-Schnittstellen in Cyclone V SoC HPS-Geräte, Schnittstellenbreiten von 24 (16 plus ECC) und 40 (32 plus ECC) werden nicht unterstützt, da der Preloader-Generator nicht ECC aktivieren.

Lösung

Die Problemumgehung bei diesem Problem besteht darin, eine Nicht-ECC-Schnittstelle zu verwenden Breiten von 8, 16 oder 32.

Dieses Problem wird in einer zukünftigen Version behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.