Beschreibung
Ja, es kann sein, dass bei Stratix® V QDLICH/mit voller Geschwindigkeit Verletzungen des Timings angezeigt werden. Dieses Problem wird in einer zukünftigen Quartus® II Software- und IP-Version behoben.
Lösung
Um dieses Problem zu beheben, suchen Sie in der SDC-Datei folgende Zeilen:
wenn {} {
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.200
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.100
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.160
}
und ändern Sie sie in
wenn {} {
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.400
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.150
set_clock_uncertainty -to [get_clocks _*] -add -hold 0.225
set_clock_uncertainty -to [get_clocks _*] -add -setup 0.200
}