Dieses Problem kann aufgrund eines bekannten Problems mit der Timing-Datei (.sdo) für die Stratix® II LVDS Empfänger primitiver Standard Delay Format Output File (.sdo) auftreten. Es werden Zeitverstöße zwischen der Dateneingabe und dem Taktsignal für die dataout_reg Instanzen des bit_slip Moduls angezeigt.
Der Quartus® II Timing Analyzer meldet diese Haltezeitverstöße nicht. Der Timing-Analyzer überprüft den Empfänger-Skew-Margin (RSKM) im LVDS-Block und meldet Verletzungen. Solange das RSKM zufrieden ist, funktioniert die Hardware garantiert. Die bit_slip-Schaltung setzt das endgültige Ausgabebit korrekt fest.
Daher können diese Verletzungen von Simulationen des LVDS-Empfängers sicher ignoriert werden.
Dieses Problem wurde in der Quartus II Softwareversion 5.0 SP1 behoben. Ab dieser Software-Version umfasst die SDO-Datei nicht die Haltezeitüberprüfungen für die Hardware, die garantiert funktioniert, solange das RSKM erfüllt wird.