Beschreibung
Dies hat mit den readyLatency-Unterschieden zwischen den beiden Modulen zu tun. Die Video IP (VIP) Suite Megacores® haben readyLatency = 1. Die Standardeinstellung für SC FIFO readyLatency = 0. Qsys weist diese Inkompatibilität mit einem Fehler auf, wenn versucht wird, das System zu generieren. Ab Version 13.0 der Quartus® II Software fügt Qsys automatisch Adapter ein, um viele Inkompatibilitäten zu bewältigen. Im Falle der VIP Suite werden diese Adapter jedoch absichtlich nicht eingefügt.
Lösung
Die ReadyLatency des SC FIFO muss auf "1" geändert werden, um der der VIP-Suite anzupassen. Sie müssen die Datei altera_avalon_sc_fifo_hw.tcl bearbeiten, die in Ihren Quartus II Softwarebibliotheken zu finden ist. Der Pfad zu dieser Datei ist //ip/altera/sopc_builder_ip/altera_avalon_sc_fifo/. Ändern Sie in dieser altera_avalon_sc_fifo_hw.tcl-Datei die entsprechenden Werte "readyLatency" auf "1". Je nach Design kann dies das Ändern der readyLatency der Avalon-ST Sink-Schnittstelle, der Source-Schnittstelle und/oder almost_full- und almost_empty-Schnittstellen umfassen.