Artikel-ID: 000079510 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.06.2016

Arria 10- Arria V GZ und Stratix V PCI Express-Designs verwenden die Avalon-MM- oder Avalon-MM-DMA-Schnittstelle, die die Transaction Layer Configuration Space Signals (tl_cfg_*) aufhängt.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Transaktionsschicht-Konfiguration, Raumsignale, Daten (tl_cfg*)die von der Harten IP für PCI Express angetrieben werden fälschlicherweise als Beispiel verwendet im FPGA Fabric. Daher kann eine Setup- oder Halte-Zeitverletzung auftreten. Das Quartus Prime Software meldet die Verletzung nicht, da dieser Multi-Zyklus-Pfad ist nicht eingeschränkt. Wenn eine Timing-Verletzung auftritt, kann das System hängen bleiben.

    Lösung

    Dieses Problem wurde in Version 16.0.1 oder neuer der Quartus Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.