Ja. es besteht ein Problem damit, wie die auf der RLDRAMII UniPHY basierende IP die Schiefparameter des Mainboards in der Quartus® II Software 11.0SP1 interpretiert. Die Mainboard-Schieflageparameter werden in der Datei {core_name}_p0_timing.tcl nicht korrekt eingegeben.
Wenn Sie beispielsweise 20ps für "Average delay difference between Address/Command and CK" eingeben, beschränkt das _p0_timing.tcl-Skript es ordnungsgemäß mit der folgenden Einschränkung.
Set Board(addresscmd_CK_skew) [expr { 20 / 1000.0 }]
Wenn Sie jedoch 20ps für "Maximum skew within Address/Command bus" eingeben, dann ist die
{core_name}_p0_timing.tcl setzt die folgende falsche Einschränkung.
Set Board(intra_addr_ctrl_skew) [expr { 0.02 / 1000.0 }]
Diese Einschränkung bedeutet, dass die Schiefe 0,02ps anstelle von 20ps für den Parameter ist.
Um dieses Problem zu beheben, führen Sie die Änderung manuell durch und ändern Sie die Einschränkung auf:
Set Board(intra_addr_ctrl_skew) [expr { 20 / 1000.0 }]
Dieses Problem wird in der zukünftigen Version der Quartus II Software und der IP behoben.