Artikel-ID: 000079459 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2012

Möglicher interner Fehler bei Arria V- oder Cyclone V-Designs mit hard Memory Controller

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft DDR2 und DDR3, LPDDR2, QDR II und RLDRAM II Produkte.

Bei Designs, die auf Arria V abzielen, kann ein interner Fehler auftreten oder Cyclone V-Geräte und verwendung eines harten Speichercontrollers, wenn die MPFE, MMR- und SC-Takteingänge für den harten Speichercontroller sind keine angetrieben durch eine PLL oder einen Taktpuffer.

Lösung

Die Problemumgehung für dieses Problem besteht darin, sicherzustellen, dass Sie das Laufwerk verwenden die MPFE-, MMR- und SC-Takteingänge über eine PLL.

Dieses Problem wird in einer zukünftigen Version behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Cyclone® V FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.