Artikel-ID: 000079440 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.12.2014

Kompilierungsfehler im DisplayPort-Empfänger

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Kompilierung des DisplayPort IP-Core-Empfängers generiert der folgende Fehler für 1- und 2-Lane-Instanziierungen:

    Fehler (10232): Verilog HDL-Fehler bei bitec_dp_rx_decoder.v(2262): Index 45 kann nicht außerhalb des erklärten Bereichs [29:0] für Vektor fallen "dp_rx_ber_cntr_av"

    Dieses Problem wurde in Version 14.1 des DisplayPort behoben IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.