Beschreibung
Wenn Sie eine RTL-Simulation für den UniPHY-basierten Hard-Memory-Controller in Arria® V oder Cyclone® V-Gerät ausführen, finden local_cal_success Sie möglicherweise hoch, bleiben aber local_init_done niedrig. Das local_init_done Signal wird vom harten Speichercontroller basierend auf der intern synchronisierten Version der afi_cal_success Eingabe angetrieben. Die local_init_done Signale und local_cal_success die gleichen Signale sollten das gleiche Verhalten haben. Allerdings können sie unterschiedliche Verhaltensweisen haben, wenn die Takt- oder Reset-Eingabe für das Multi-Port-Front-End (MPFE) nicht korrekt angeschlossen ist.
Lösung
Stellen Sie sicher, dass die MPFE-Takt- und Reset-Ports korrekt angeschlossen sind.