Artikel-ID: 000079399 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.08.2015

Wie aktualisiere ich die Multicast-Hash-Tabelle des Dreifachgeschwindigkeits-Ethernet-IP-Kerns?

Umgebung

  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Nehmen wir als Beispiel an, dass der IP-Kern Pakete mit einer Zieladresse von 01-1C-23-17-4A-CB akzeptieren soll. Der IP-Kern stellt diese Adressbits [47:0] in umgekehrter Reihenfolge dar, wie unten gezeigt.

    Adressbit 7:0 = 0x01 -> Hash-Code-Bit 0 (XOR MAC-Adresse 7:0) = "1"
    Adressbit 15:8 = 0x1C -> Hash-Code-Bit 1 (XOR MAC-Adresse 15:8) = "1"
    Adressbit 23:16 = 0x23 ->-Hash-Code-Bit 2 (XOR MAC-Adresse 23:16) = "1"
    Adressbit 31:24 = 0x17 ->-Hash-Code-Bit 3 (XOR MAC-Adresse 31:24) = "0"
    Adressbit 39:32 = 0x4A ->-Hash-Code-Bit 4 (XOR MAC-Adresse 39:32) = "1"
    Adressbit 47:40 = 0xCB ->-Hash-Code-Bit 5 (XOR MAC-Adresse 47:40) = "1"

    Daher ist der Hash-Code für dieses Beispiel 0x37. Um Pakete mit dieser Adresse zu akzeptieren, setzen Sie Bit 0 des MultiCast Hash Table Konfigurationsregisters auf "DWord offset" 0x77 (0x40 0x37) auf den Wert 1.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 39 Produkte

    เอฟพีจีเอ Cyclone® III LS
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Cyclone® V GT
    Cyclone® III FPGAs
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Cyclone® II
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® II GX
    Stratix® II FPGAs
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Intel® Arria® 10 GT
    เอฟพีจีเอ Arria® V GT
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Intel® Arria® 10 GX
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Intel® Arria® 10 GT SoC-FPGA
    Stratix® FPGAs
    MAX® V CPLDs
    Stratix® GX FPGA
    เอฟพีจีเอ Arria® GX
    Cyclone® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Cyclone® IV E
    Arria® V SX SoC-FPGA
    Arria® V ST SoC-FPGA
    Cyclone® FPGAs
    MAX® II CPLDs
    Intel® MAX® 10 FPGAs
    MAX® II Z CPLD

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.