Kritisches Problem
Der Quartus II Schlosser meldet einen Fehler, wenn Sie PLL-generiert verwenden Takteingänge mit 67,5 MHz Taktfrequenz in SDI-SD MegaCore Targeting Stratix GX-Geräte.
Setzen Sie den Eingangstakt auf 29,7 MHz Taktfrequenz, sodass die PLL generiert die Frequenz des Ausgangstakts auf 74,25 MHz.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.