Kritisches Problem
Beschreibung
Dieser Fehler kann in DSP Builder v13.1 und neuer angezeigt werden, wenn Sie Ihr Design kompilieren. dass DSP Builder v13.0 und zuvor in der Quartus II Softwareversion generiert wurde 13.1 und neuer. Ein neuer Parameter im Pipelined Adder Block v13.1 verursacht den Fehler. Dieses Problem betrifft nur die Altera DSP Builder Standard Blockset .
Lösung
Um dieses Problem zu umgehen:
- Öffnen Sie in Ihrem Verzeichnis, in dem sich der vom DSP Builder generierte HDL befindet. alt_dspbuilder_sLpmAddSub.vhd
- Fügen Sie die folgende Zeile zur Liste der Generika in alt_dspbuilder_sLpmAddSub-Entitätserklärung
\'or_aclr_inputs : boolean := true\'
Hinweis: Diese Problemumgehung beeinflusst das Verhalten Ihres HDL nicht.
Dieses Problem wird voraussichtlich in einer zukünftigen Version von DSP Builder behoben werden.