Artikel-ID: 000079316 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.02.2016

Warum werden die fPLL C-Zähler nicht korrekt aktualisiert, wenn eine Altera_PLL dynamisch mit der Altera_PLL_Reconfig IP neu konfiguriert wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Verwendung Altera_PLL_Reconfig kann die Übersetzungslogik von C logical counter zu C physical counter fälschlicherweise in den Quartus® II Softwareversionen 13.1 und früher dargestellt werden, wodurch die IP den falschen physischen Zähler neu konfiguriert hat.

Lösung

Deaktivieren Sie die ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP Zuweisung in Ihrem Projekt. Die aktuellen Versionen der Quartus II Software müssen diese Zuweisung deaktiviert haben, damit C-Ausgabezähler dynamisch aktualisiert werden können.  Die IP wird in einer zukünftigen Version der Quartus II Software verbessert werden, damit Sie die ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP Zuweisung und dynamische Neukonfiguration der C-Ausgabezähler verwenden können.

Sie können sich auf AN 661: Implementierung der Bruch-PLL-Neukonfiguration mit ALTERA_PLL und ALTERA_PLL_RECONFIG Megafunktionen (PDF).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 14 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.