Aufgrund eines Problems in der Quartus® II Softwareversion 12.1 und neuer fehlen Auf UniPHY-basierte Speichercontroller SDC-Beschränkungen, um die afi_half_clk Takt korrekt einzuschränken, was zu einer falschen Timing-Analyse für die afi_half_clk-Takt-Domäne führt.
Wenn das Design das afi_half_clk signal nicht verwendet, müssen keine Änderungen vorgenommen werden.
Wenn das Design das afi_half_clk signal verwendet, fügen Sie der SDC-Datei der obersten Ebene eine create_generated_clock Zuweisung für afi_half_clock hinzu.
Wenn es keine SDC-Datei der obersten Ebene gibt, erstellen Sie eine Datei und fügen Sie sie zur Projektdateiliste hinzu.
Dieses Problem wurde in Intel® Quartus® Prime Edition Software Version 13.1 behoben.