Reconfig_clk sollte stabil sein, bevor reconfig_block Controller den Offset-Stornoprozess startet. Es gibt zwei mögliche Szenarien.
1. Wenn die Eingabe-offset_cancellation_reset nicht implementiert ist, startet der reconfig_block Controller den Offset-Stornovorgang direkt nachdem FPGA mit der Programmierung abgeschlossen und in den Benutzermodus gewechselt ist (CONFIG_DONE=1). Im PCIe® PIPE Modus steuert reconfig_clk(50 MHz) Reconfiguration Controller und der Fixedclk (125 MHz) die Offset-Stornierungslogik im Transceiver. Daher müssen sowohl reconfig_clk als auch fixed_clk vor CONFIG_DONE=1 stabil sein.
2. Wenn die Eingabe-offset_cancellation_reset implementiert ist, kann der reconfig_block Controller im Reset gehalten werden, damit der reconfig_clk stabil ist. Der Offset-Stornovorgang wird bis zur Freigabe der offset_cancellation_reset verschoben. Im PCIe PIPE-Modus steuert das Fixedclk die Transceiver-Rekonfigurationslogik. Daher sollte der Rekonfigurationscontroller zurückgesetzt werden, bis sowohl reconfig_clk als auch fixed_clk stabil sind.
Hinweis1: Da offset_cancellation Prozess nur einmal auftritt, wenn CONFIG_DONE Ereignis auftritt, wird das Umschalten der Reset-Signale ohne eine Neuprogrammierung FPGA es nicht erneut auslösen.
Hinweis2: Wenn offset_cacellation Prozess aktiv ist, wird der Rekonfigurationscontroller das "busy"-Signal bestätigen. Daher muss die Reset-Logik im PCIe PIPE-Modus den ersten herabfallenden Rand des "busy"-Signals erkennen, bevor der Transceiver rx_analog_reset.