Artikel-ID: 000079309 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.01.2014

Warum sehe ich Bitfehler mit meinem DDR3-Controller?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Es können Bitfehler auf Ihrem DDR3 UniPHY-Speichercontroller auftreten, wenn der REFRESH-Befehlszeitraum tRFC zu niedrig eingestellt ist.

    Lösung

    Der Speichercontroller kann READ- oder WRITE-Befehle ausführen, bevor der REFRESH-Zyklus abgeschlossen ist, was zu Datenbeschädigungen führt. Stellen Sie sicher, dass Sie den tRFC-Timing-Parameter in der Megawizard-GUI auf den korrekten Wert setzen, der im Datenblatt des Speichergeräts angegeben ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 19 Produkte

    เอฟพีจีเอ Stratix® IV E
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Cyclone® V GX
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.