Kritisches Problem
IP-Compiler für PCI-Express-Hard-IP-Varianten, die das Ziel sind
ein Arria II GZ-Gerät Zeitverstöße aufhält, die sich auf die Simulation auswirken.
Die Warnung wird durch eine falsche Timing-Modelleinstellung in der
Hard-IP-Block für die tl_cfg_sts
Signale.
Dieses Problem betrifft alle IP-Compiler für PCI Express Hard IP Varianten, die auf ein Arria II GZ-Gerät abzielen.
Dieses Problem hat keine Problemumgehung.
Dieses Problem wurde in Version 11.0 des IP-Compilers für PCI-Express.