DER COMPILER II generiert derzeit Quelldateien, die sowohl VHDL als auch Verilog umfassen. Die Auswahl von Verilog HDL im MegaWi asciid™ ändert nur den Top-Level-Wrapper der VARIATION DES COMPILER II.
Simulationsfehler mit einem Single-Lanconfig-Simulator sind auch in den MegaCore IP-Versionshinweisen und Errata abgedeckt.
Dieses Problem wird in einer zukünftigen Version der Software behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.