Artikel-ID: 000079291 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.07.2013

Gibt es eine Möglichkeit zu wählen, welcher Rang im mehrstufigen DDR3-SODIMM-Design zuerst kalibriert werden soll?

Umgebung

  • Intel® Quartus® Prime Design Software
  • DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Gibt es eine Möglichkeit zu wählen, welcher Rang im mehrstufigen DDR3-SODIMM-Design zuerst kalibriert werden soll?

    Lösung

    Nein, es gibt keine Möglichkeit zu kontrollieren, welcher Rang zuerst kalibriert werden soll. Bei der Konstruktion mehrerer Ränge werden in einigen Kalibrierungsphasen mehrere Ränge gleichzeitig kalibriert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V SE SoC-FPGA
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V E
    Cyclone® V ST SoC-FPGA
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.