Artikel-ID: 000079288 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.11.2013

Wie groß ist der Befehls-Cache auf dem HPS DMA Controller in Cyclone® V und Arria® V SoC-Geräten?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Befehls-Cache-Größe der Arm DMA-330 IP auf Cyclone® und Arria® V SoC-Reihe beträgt 512 Byte.

Die Größe der Cache-Zeile beträgt 8 Worte (jeweils 4 Byte), was zu einer Zeilengröße von 32 Byte führt.

Es gibt insgesamt 16 Cache-Zeilen, was insgesamt 512 Byte bedeutet.

Lösung

Diese Informationen wurden in den technischen Referenzhandbüchern Cyclone V und Arria V HPS hinzugefügt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SE SoC-FPGA
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.