Kritisches Problem
Wenn Sie den MegaWistelligen Plug-In-Manager oder den qmegawiz Befehl verwenden
Line Utility zur Generierung von zwei Instanzen eines 40- und 100-Gbit/s-Ethernet
MAC- und PHY-IP-Kern, einer von ihnen nur RX und einer von ihnen nur TX-,
und kombinieren dann die beiden Instanzen im gleichen Design, was zur Folge hat
Design kann nicht simuliert werden. Dieses Problem tritt auf, da Simulationsdateien
in den beiden Instanzen haben sie den gleichen Namen.
Um dieses Problem zu vermeiden, generieren Sie Ihre IP-Core-Instanzen mit
das ip-generate Befehlszeilen-Utility anstelle des
MegaCore Plug-In-Manager oder das Befehlszeilen-Utility qmegawiz .
Die folgenden Abschnitte bieten grundlegende Informationen, die Ihnen helfen, Ihre ip-generate Befehle zu befolgen.
Der ip-generate Befehl zur Generierung einer Instanz
des 40- und 100-Gbit/s Ethernet MAC und PHY IP-Kerns hat Folgendes
IP-Core-spezifische Parameter:
| Komponentenparameter | Werte |
DEVICE_FAMILY | “STRATIX IV”, “STRATIX V” |
MAC_CONFIG | “40Gbe”, “100Gbe” |
PHY_CONFIG | Für MAC_CONFIG=”40Gbe”: 1 bedeutet die
regulärer 40-GbE-IP-Kern, 2 bedeutet die Einstellung 24,24 Gbit/s.
Für MAC_CONFIG=”100Gbe”: 1 bedeutet die reguläre
100 GbE IP-Kern, 2 bedeutet die CAUI-4-Einstellung. |
INTERFACE | “Custom-ST Interface”, “Avalon-ST
Interface” |
CORE_OPTION | “MAC only”, “PHY only”“MAC
& PHY” |
VARIANT | 1 bedeutet nur RX, 2 bedeutet nur TX und 3 bedeutet Duplex Modus. |
Weitere Details, einschließlich der Befehlszeilenoptionen für die verschiedenen Parameter werden in einem Beispiel angegeben.
Der folgende Befehl generiert beispielsweise einen TX-nur 40 GbE MAC- und PHY-IP-Core-Instanz, die auf ein Stratix IV-Gerät ausgerichtet ist ein Stratix-IV-Projekt mit einer benutzerdefinierten ST-Schnittstelle:
ip-generate --output-dir=alt_e40_custom_tx_siv --file-set=SIM_VERILOG --output-name=alt_e40_custom_tx_siv
--report-file=txt:alt_e40_custom_tx_siv_ipd_report.txt --report-file=qip:alt_e40_custom_tx_siv/alt_e40_custom_tx_siv.qip
--report-file=csv:alt_e40_custom_tx_siv/alt_e40_custom_tx_siv.csv
--component-file=/ip/altera/alt_eth_40g_100g/alt_e40_e100/alt_e40_e100_hw.tcl
--system-info=DEVICE_FAMILY=”Stratix IV” --component-param=MAC_CONFIG=”40
Gbe” --component-param=PHY_CONFIG=1 --component-param=INTERFACE=”Custom-ST Interface”
--component-param=DEVICE_FAMILY=”Stratix IV” --component-param=CORE_OPTION=”MAC
& PHY” --component-param=VARIANT=2
Dieses Problem wird in einer zukünftigen Version der 40- und 100-Gbit/s Ethernet MAC und PHY IP-Kern.