Artikel-ID: 000079235 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.12.2015

Warum beschränkt der DSP Builder Advance SynthesisInfo Block die Latenz nicht, wenn er angegeben wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DSP Builder for Intel® FPGAs Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie den synthesisInfo-Block in der DSP Builder Advanced-Bibliothek verwenden, kann die Latenz nur zwischen dem ChannelIn- und dem ChannelOut-Block eingeschränkt werden.

     

    Lösung

    Wenn Sie GPIN und GPOUT als Schnittstelle zu Ihrem Subsystem verwenden, wird die Latenzbeschränkung für synthesisInfo-Block nicht berücksichtigt, es sei denn, sie werden durch ein Paar von ChannelIn und ChannelOut-Block ersetzt.

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.