Artikel-ID: 000079225 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.09.2013

Muss ich das TD-Bit im ersten Dword des PCI Express TLP-Headers festlegen, um ECRC zu generieren und weiterzuleiten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Der PCI-Express-Hard-IP-Kern® erfordert, dass die Anwendungsebene das TD-Bit für jeden übertragenen TLP-Header einrichtet.
Lösung Stellen Sie sicher, dass das TD-Bit des TLP-Headers von der Anwendungsebene eingestellt ist, wenn die GENERIERUNG und Weiterleitung von ECRC aktiviert sind.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Stratix® IV GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.