Artikel-ID: 000079213 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 10.10.2013

Wie verbinde ich die Signale des ALTDQ_DQS2 Hard Read FIFO?

Umgebung

    Intel® Quartus® II Software
    ALTDQ_DQS
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wie verbinde ich die Signale des ALTDQ_DQS2 Hard Read FIFO?

Lösung

Der ALTDQ_DQS2 Hard Read FIFO verfügt wie unten beschrieben über die folgenden Ports:

lfifo_rden: Dateneingabe in die Lese-FIFO-Lesefreigabe. Dieses Signal ist das vollständige Lesefreigabe-Token, das von der Benutzerlogik generiert wird und für die Dauer des gewünschten Lese-Bursts aktiviert wird.

rfifo_reset_n: Aktives niedriges Zurücksetzen auf den Read FIFO.

vfifo_qvld: Dieses Signal wird in allen Fällen verwendet, in denen der Erfassungsblitz nicht bidirektional ist, um das Schreiben auf dem Read FIFO zu ermöglichen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 11 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
Cyclone® V SE SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.