Kritisches Problem
Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.
Für die harte Speicherschnittstelle mit dem ARM-Prozessor auf Cyclone V SoC Geräte, DDR in TimeQuest melden können fehlerhafte Timing-Ausfälle melden. Solche Berichte über Timing-Fehler in postamble Timing-Analyse oder DQS vs. CK-Timing-Analyse kann ignoriert werden.
Dieses Problem gilt nicht für harte oder softe Speicherschnittstellen. im FPGA.
Die Problemumgehung für dieses Problem besteht darin, den gemeldeten Zeitlichen Ablauf zu ignorieren. Fehler.
Dieses Problem wird in einer zukünftigen Version behoben.