Artikel-ID: 000079208 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 21.08.2012

Wie kann ich den Altreconfig-Block zu meinen SOPC Builder- und Qsys-Designs hinzufügen?

Umgebung

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Implementierung von PCIe® mit SOPC Builder oder Qsys ist der ALTGX RECONFIG Block nicht in der Implementierung enthalten und ist nicht von SOPC Builder oder Qsys verfügbar.  Sie müssen diesen Block in das Erstklassige Design einbeziehen.  Sie werden mindestens das SOPC Builder-System instanziieren, das den PCIe-Block sowie einen ALTGX-RECONFIG-Block umfasst.  Für diese Lösung wird auch angenommen, dass eine GPLL (General Purpose PLL) zur Erzeugung der reconfig_clk und FixedCLK ebenfalls benötigt wird.  Diese GPLL kann eliminiert werden, wenn Sie sicherstellen können, dass diese Takte stabil sind, bevor das Gerät aus dem Konfigurationszustand kommt.

    Nach der Generierung des ALTGX RECONFIG-Blocks müssen Sie die reconfig_reset Eingabe aktivieren – Details dazu unten.  Diese Eingabe ermöglicht es, den Rekonfigurationsblock im Reset zu halten, bis die Taktfrequenzen, Fixedclk und reconfig_clk, die für Offset-Stornierung und Empfängererkennung verwendet werden, stabil sind.  Die notwendige Verbindung besteht darin, das gesperrte Signal von der GPLL zu füttern, das verwendet wird, um den Fixclk und den reconfig_clk über einen Stromanschluss in den reconfig_reset Input zu erzeugen.  Es wird auch empfohlen, dieses invertierte PLL-Lock-Signal mithilfe der reconfig_clk zu synchronisieren, die der Neukonfigurations-Block-Takteingabe zugeführt wird.

    Die GPLL kann über den MegaWistelligen™ Plug-in-Manager mit dem ALTPLL implementiert werden.  "FixedCLK" muss 125 MHz sein, und die "reconfig_clk" muss die Anforderungen Ihrer spezifischen Konfiguration erfüllen, 37,5 MHz – 50 MHz für die Übertragungs- und Empfangskonfiguration von PCIE.  Wenn Sie sowohl Fixedclk als auch reconfig_clk mit dem gleichen PLL generieren, ist nichts mehr erforderlich.  Wenn mehrere PLLs benötigt werden, müssen die invertierten gesperrten Signale vor der Zufuhr des reconfig_reset-Signals sein oder hätten.

    Quartus® II Software vor 10.1 SP1:

    Um die reconfig_reset Eingabe zu aktivieren, müssen Sie den folgenden Befehl auf der Befehlszeile im Projektverzeichnis ausführen, in dem sich der AltGX-RECONFIG-Block befindet.

    qmegawiz -silent -wiz_override="offset_cancellation_reset" altgxb_reconfig_s4gx.v

    Ersetzen von durch den von MegaWitoold generierten Altgxb-Neuconfig-Blockdateinamen, den Sie in Ihrem Design angegeben haben.

    Quartus II Software ab 10.1 SP1:

    Um die reconfig_reset-Eingabe im AltGX RECONFIG-Block zu aktivieren, müssen Sie die Option "Channel and TX PLL select/reconfig" auf der Seite "Neukonfigurationseinstellungen" aktivieren und die Option "Reconfig_reset verwenden" auf der Seite "Channel and TX PLL Reconfiguration" aktivieren.

    Lösung

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.