Das Handbuch für das jeweilige Gerät enthält die Informationen zur maximalen anzahl der pro Seite zulässigen DQ/DQS-Gruppen. Das Handbuch enthält außerdem Angaben zur maximalen Anzahl von Datenstiften pro DQ/DQS-Gruppe für den jeweiligen von Ihnen verwendeten Speichertechniktyp. Mit diesen Daten können Sie die maximale Größe einer Schnittstelle bestimmen, die Sie auf einer einzigen Seite der FPGA haben können.
Wenn Sie eine Hybrid-Schnittstelle implementieren möchten, an der Sie Datenstifte auf mehreren Seiten der FPGA haben, bestimmen Sie die Pins, mit denen die DLL verbunden werden kann, und ändern Ihre Berechnungen entsprechend.
Mit Stratix® IV, dem Handbuchkapitel External Memory Interfaces in Stratix IV Devices (PDF), heißt es in Tabelle 7-7 auf Seite 36, dass DLL1 mit allen daneben liegenden Banken verbunden werden kann (d. h. Banken 1A, 1B, 1C, 2A, 2B, 2C, 7A, 7B, 7C und, 8A, 8B und 8C).
Im Benutzerhandbuch für die External Memory PHY Interface Megafunction (Altmemphy) (PDF) finden Sie auch Informationen zur maximal unterstützten Speicherschnittstellen-Datenbreite für alle Speichercontroller (die maximale Datenbreite beträgt 288 Bit).