Beschreibung
Aufgrund eines Problems in der Quartus® II Softwareversion 11.1 SP2 und früher kann dieser Fehler während der Synthese generiert werden, wenn Ihr HDL-Code Bit-String-Literale im VHDL-2008-Format enthält.
Der folgende Code kann beispielsweise den oben genannten Fehler generieren:
constant CSR : std_logic_vector(4 downto 0) := 5d"0";
Lösung
Um dieses Problem zu umgehen, vermeiden Sie die Verwendung von VHDL-2008-Bit-String-Literals. Ersetzen Sie beispielsweise den oben genannten Code durch:
constant CSR : std_logic_vector(4 downto 0) := “00000”;Dieses Problem wurde ab der Quartus II Softwareversion 12.0 behoben.