Artikel-ID: 000079165 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.12.2015

Können nicht verwendete HPS EMIF-Pins als FPGA GPIOs verwendet werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, nicht verwendete HPS-EMIF-Pins können als FPGA GPIO verwendet werden, aber es gibt einige Einschränkungen.

Die Quartus® Prime Software Version 15.1.1 und früher überprüfen Sie nicht auf diese Einschränkungen.  Sie müssen manuell sicherstellen, dass bei einem HPS-EMIF im System die I/O-Banken ausschließlich wie folgt verwendet werden.

Lösung

Arria 10 SoC-Geräte über 3 modulare I/O-Banken verfügen, um das HPS über einen dedizierten HPS-EMIF an einen SDRAM (2K, 2J und 2I) anzuschließen.

  • Jede Bank verfügt über 4 I/O-Lanes, die folgendem entsprechen:
    • Lane 3: I/O[47:36]
    • Lane 2: IO[35:24]
    • Lane 1: IO[23:12]
    • Lane 0: IO[11:0]
  • Lane 3 von Bank 2K wird verwendet, um eine Verbindung zu den ECC-Signalen des SDRAM herzustellen.
    • Nicht verwendete Pins in dieser Lane können nur als FPGA-Eingänge verwendet werden, unabhängig davon, ob ECC im System implementiert ist.
    • Wenn kein HPS-EMIF im System vorhanden ist, kann jede Bank vollständig als FPGA GPIO verwendet werden
  • Lanes 2, 1 und 0 von Bank 2K werden verwendet, um eine Verbindung zu den Adress- und Befehlssignalen des SDRAM herzustellen.
    • Nicht verwendete Pins in diesen Lanes können als FPGA Ein- oder Ausgänge verwendet werden.
  • Bei Verwendung von 16-Bit-Datenbreiten können nicht verwendete Pins in den 2 Lanes der Bank 2J, die für Daten verwendet werden, nur als Eingaben verwendet werden. Die Pins in den restlichen 2 Lanes können als FPGA Ein- oder Ausgänge verwendet werden.
  • Bei Verwendung von 32-Bit-Datenbreiten können nicht verwendete Pins Bank 2J nur als Eingänge verwendet werden.
  • Bank 2I kann verwendet werden, um Datenstifte [63:32] des SDRAM zu verbinden.
    • Wenn der Speicher nur 16 oder 32 Bit beträgt, können diese Pins für FPGA GPIO verwendet werden.

 

Für die Quartus Prime Software Version 15.1 wird ein Patch erstellt, der Fehler generiert, wenn die oben aufgeführten Bedingungen verletzt werden.

  • Der Patch wird hier nach der Veröffentlichung hinzugefügt.

 

Der patch oben ist auch geplant, um eine zukünftige Version der Quartus Prime Software hinzugefügt werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 GT SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.