In der Quartus® II Softwareversion 11.1 SP2 und früher können falsche Timing-Modelle für PMA Direct-Übertragungsschnittstellen zu Hardwarefehlern wie erhöhten Bitfehlerraten (BER) für Designs führen, die auf Stratix® IV-Geräte abzielen. Insbesondere beeinflussen diese falschen Modelle Designs, die einen geringen Zeitablauf auf dem betroffenen Zeitablauf haben, insbesondere bei hoher Temperatur und niedriger Kernspannung.
Das Problem betrifft nur Designs, die den ALTGX-Multifunktions-Transceiver im Basic -Modus (PMA Direct) im Sender verwenden. Dieser Modus verwendet eine direkte Übertragung von Core-zu-PMA-Registern auf der Übertragungsseite, anstatt die harte PCS-Logik und Phasenkompensation FIFO zu verwenden.
Ab Version 12.0 der Quartus II Software hat sich das Stratix IV Zeitablaufsmodell geändert, um das Verzögerungsmodell für PMA Direct Transceiver-Schnittstellen zu aktualisieren. Wenn Ihr Design frühere Versionen der Quartus II Software verwendet, sollten Sie auf Version 12.0 oder neuer aktualisieren oder das Design auf das aktualisierte Zeitgebungsmodell beschränken, wie unten detailliert erläutert.
Um das korrekte Verhalten über volle PVT-Reichweite zu gewährleisten, fügt die Quartus II Software Version 12.0 dem Kern-zu-PMA-Zeitablauf folgende zusätzliche Verzögerungsmengen hinzu:
- Verzögerung bei 550 PS in Den Bereichen Stratix IV 530 und 360
- 350 PS Verzögerung in Stratix IV 230 und 110 Dichtebereichen
Um die korrigierten Timing-Modelle zu verwenden, führen Sie eine Timing-Analyse in der Quartus II Software Version 12.0 oder höher durch. PMA Direct Timing wird für alle Timing-Ecken korrekt modelliert. Beachten Sie, dass das Schließen des Timings bei den neueren Modellen möglicherweise schwieriger sein kann.
Wenn Sie Ihr Design nicht auf die Quartus II Software Version 12.0 migrieren können, fügen Sie Zeitunsicherheitsbeschränkungen hinzu, um die Timing-Modelländerung darzustellen. Laden Sie das PMA Direct Timing Evaluation Script herunter und führen Sie es aus, um die erforderlichen Einschränkungen anzugeben. Das Skript überprüft timing slack auf den betroffenen Schnittstellen und bietet Synopsys Design Constraint (SDC) Befehle, um Taktunsicherheitsbeschränkungen in Versionen 11.1 SP2 und früher hinzuzufügen.
Um das PMA Direct Timing Evaluation Script auszuführen, verwenden Sie den folgenden Befehl aus der Befehlszeile nach der Kompilierung des Designs:
quartus_sta –t stratixiv_pma_direct_timing_evaluation.tcl –project Die Zeitmessungsleistung der PMA Direct-Schnittstelle wird von der Kernspannung des Geräts beeinflusst. Wenn Sie eine gute Mindestspannungskontrolle haben und/oder mit erhöhter Kernspannung laufen, können Sie im Quartus II Zeitablaufsmodell eine bessere Leistung erzielen als die Worst-Case-Nummern. Das Skript bietet eine Option zur Pro-Rate des Timing-Modells basierend auf erhöhter VCC-Kernspannung für eine bessere Timing-Leistung.
Um pro-Rated Timing Modellinformationen zu verwenden, fügen Sie die folgende Skriptoption hinzu:
-core_voltage Für Stratix IV GX-Geräte sind Pro-Rating-Daten für 0,90 oder 0,92 V verfügbar. Für Stratix IV GT-Geräte können Sie die normale Kernspannung 0,95 eingeben, um verfügbare Pro-Rating-Daten zu erhalten, die nicht im Quartus II Timing-Modell enthalten sind. Sie können das PMA Direct Timing Evaluation Script verwenden, um Pro-Rating-Einschränkungen in jeder beliebigen Quartus II Version bereitzustellen.
Um die zeitlichen Herausforderungen zu bewältigen, müssen Sie möglicherweise Platzierungsbeschränkungen treffen, um die Platzierung von TX-Kernregistern zu optimieren. Weitere Informationen zum Erstellen von Platzierungsbeschränkungen finden Sie in der entsprechenden Lösung unten.