Das Simulieren eines DDR2 SDRAM- oder DDR3-SDRAM-Controllers mit UniPHY in Version 11.0 Controller führt zu den folgenden drei Fehlermeldungen:
# ERROR: Kann Hierarchie_ram_a.hex nicht lesen. #
# ERROR: Kann Hierarchie_ram_b.hex nicht lesen. #
# ERROR: Kann Hierarchie_ociram_default_contents.hex nicht lesen. #
Die Hex-Dateien fehlen im Simulationsprojektverzeichnis, in dem die Simulation ausgeführt wird. Diese Fehler haben keine Auswirkungen auf die Simulation, und die Simulation wird weiterhin fehlerfrei ausgeführt.
Die Lösung besteht darin, die Hex-Dateien aus dem Simulations-Submodules-Verzeichnis in das Simulationsprojektverzeichnis zu kopieren.
Für das Controller-Beispieldesign ist das Simulaton-Projektverzeichnis
core_example_design/simulation/simulation/modelsim
und das Verzeichnis der Simulations-Submodule lautet
Core_example_design/Simulation/Core_example_sim/Submodule.
Dieses Problem wird in der zukünftigen Version des Quartus behoben® II Software.