Artikel-ID: 000079122 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Was ist die Beziehung zwischen PHASEDONE und SCANCLK im ALTPLL-Intel® FPGA IP?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

PHASEDONE-Deassertion (niedrig) ist synchron zu SCANCLK ansteigender Edge und PHASEDONE (hoch) ist im ALTPLL-Intel® FPGA IP zu SCANCLK synchron.

Lösung

N/A

Zugehörige Produkte

Dieser Artikel bezieht sich auf 13 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Arria® II GZ
Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® III LS
เอฟพีจีเอ Cyclone® IV E
เอฟพีจีเอ Cyclone® IV GX
HardCopy™ III ASIC-Geräte
HardCopy™ IV GX ASIC-Geräte
HardCopy™ IV E ASIC-Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.