Artikel-ID: 000079100 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 31.01.2013

Wie schließe ich den Pre-Adder im Variable Precision DSP Block eines Cyclone V Geräts ab?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Um auf den Pre-Adder im Variable Precision DSP Block der Arria® V, Cyclone® V und Stratix® V Gerätereihen zu schließen, stellen Sie sicher, dass Sie Ihre Dateneingaben in der Größe des Pre-Adders um ein weiteres Bit ändern, um den Übertragungsumfang innerhalb der Pre-Adder-Funktion zu berücksichtigen.

Lösung

Um ein Beispiel dafür zu sehen, wie dies aussehen könnte, verwenden Sie die Quartus II Software-Vorlagen, die in der Vorlage "Bearbeiten > Einfügen" verfügbar sind... > VHDL-> volle Designs > arithmetischen > DSP-Funktionen (Stratix-V, Arria-V und Cyclone-V).  Wählen Sie eine der Multiplikator-Vorlagen mit Denkmustern aus dem Pre-Adder, z. B. Multiplikator mit einem Anderen aus der Pre-Adder-Vorlage.

Dieselben Vorlagen sind auch über die Verilog-Vorlagen verfügbar.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 9 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.