Kritisches Problem
Dieses Problem betrifft DDR3 LRDIMM- und LPDDR3-Schnittstellen auf Arria 10 Geräte.
DDR3 LRDIMM
Für DDR3 LRDIMM-Schnittstellen mit DDR3 Schema 5: LRDIMM-Adress -/Befehls-Pin-Mapping-Schema, die IP weist Pins fälschlicherweise Pins in Pin-Indizes innerhalb einer I/O-Bank zu wie folgt:
Pin Index
PAR_0 47
ALERT_N_0 46
CK_N_1 11
CK_1 10
Die oben genannten Zuordnungen von Pin-zu-Pin-Index sind falsch. Das korrekte Zuweisungen lauten wie folgt:
Pin Index
PAR_0 11
ALERT_N_0 10
CK_N_1 47
CK_1 46
LPDDR3
Für LPDDR3-Schnittstellen, die das LPDDR3-Schema verwenden 1 Adressen-/Befehls-Pin-Mapping-Schema, die IP nicht korrekt weist Pins pins innerhalb einer I/O-Bank wie folgt zu:
Pin Index
CK_N_3 34
CK_3 33
CK_N_2 32
CK_2 31
Die oben beschriebene Zuordnung von Pin-zu-Pin-Index ist falsch. Das Richtige Die Zuweisungen erfolgen wie folgt:
Pin Index
CK_N_3 35
CK_3 34
CK_N_2 33
CK_2 32
Die Problemumgehung bei diesem Problem besteht darin, die richtige Stiftkontakte anzuwenden. Zuordnungen.
Dieses Problem wurde in Version 15.1 behoben.