Wie kann ich die Intel® Arria® 10, Arria® V GZ und Stratix® V PCI Express IP-Kerne im 3.0 PIPE-Modus simulieren?

Aufgrund eines Problems in der Quartus® II Software und den Intel® Quartus® Prime Software-Versionen unterstützen die Intel® Arria® 10, Arria® V GZ und Stratix® V Hard IP für PCI Express IP-Kerne nur 3.0 PIPE Simulationen mit dem Synopsys (VCS) Simulator. Um andere Simulatoren zu verwenden, folgen Sie den Anweisungen im Abschnitt Auflösung.

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

1. Ersetzen die vorhandenen Dateien unter ...\simulation\submodulesmit diesen Versionen:
   • altpcietb_pipe32_driver.v
   • altpcietb_pipe32_hip_interface.v
2. Bearbeiten die in jeder dieser Dateien passend zu Ihrer Designhierarchie definiert werden:
   • Ersetzen Sie top_tb.top_inst in altpcietb_pipe32_hip_interface.v durch Ihre Hierarchie:
     definieren Sie HIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface
3. In der Testbench-Datei der obersten Ebene (top_tb in diesem Beispiel) Bearbeiten das dut_pcie_tb Instanziierung und setzen Sie die folgenden Parameter:
   • serial_sim_hwtcl (0),
   • enable_pipe32_sim_hwtcl (1),
   • enable_pipe32_phyip_ser_driver_hwtcl (1)

Dieses Problem wird voraussichtlich nicht in einer zukünftigen Version der Intel® Quartus® Prime Software oder Quartus® II Software behoben.