Kritisches Problem
Beschreibung
Wenn Sie versuchen, ein Design zu kompilieren, das auf einen Stratix V Gerät, Kompilierung kann mit dem folgenden Fehler ausfallen:
Error: Unable to generate the EDA simulation netlist
files because the Quartus II software does not currently support
gate-level simulation for the Stratix V devices.
Lösung
Bevor Sie eine Kompilierung starten, deaktivieren Sie den Autoren der Netlist durch Ausführen der folgenden Schritte:
- Klicken Sie im Menü Zuweisungen auf Einstellungen.
- Wählen Sie in der Kategorieliste Simulation unter EDA Tool-Einstellungen.
- Wählen Sie im Feld Toolname aus.
Durchführung einer NativeLink-RTL-Simulation nach der Kompilierung ist abgeschlossen, wählen Sie Ihr EDA-Tool im Toolnamen aus feld des EDA-Einstellungen-Dialogfelds ..