Artikel-ID: 000079038 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.11.2011

Das Kontrollkästchen DSP-Ressourcenoptimierung im FFT-Parametereditor für Stratix V-Geräte kann nicht konfiguriert werden

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Transforms
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

In QDR II und QDR II SRAM Controller mit UniPHY-Targeting Arria V- oder Cyclone V-Geräte, wobei die Leselatenz nicht 2 entspricht, die kostenlose Uhr mem_cq_n nicht für die Erfassung verwendet wird, Daher ist die Stiftkontakte nicht verwendet.

In Fällen, in denen die Leselatenz 2 entspricht, mem_cq_n dient als Capture-Takt und mem_cq nicht verwendet wird.

Dieses Problem betrifft die Gezielten QDR II und QDR II SRAM Controller Arria V und Cyclone V-Geräte, bei denen die Leselatenz nicht 2 entspricht.

Lösung

Sie können diese Option manuell aktivieren, indem Sie die generierte Variation-Datei manuell, von DSP ARCH g => 0, bis DSP ARCH g => 1.

Lösungsstatus

Dieses Problem wird in einer zukünftigen Version der FFT MegaCore behoben Funktion.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.