Artikel-ID: 000078981 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es Unterschiede in der Art und Weise, wie die SEU-Risikominderungsfrequenzen (Single Event Upset) in jedem Handbücher für die Gerätefamilie angegeben werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Ja, die Taktfrequenz bestimmt, wie schnell die Fehlererkennungsschaltkreise für die Berechnung der Zyklischen Redundanzüberprüfung (CRC) ausgeführt werden können. Für Stratix® II, Cyclone® II, Cyclone III und frühere FPGA Geräte gilt die CrC-Prüffrequenzspezifikation für das gesamte Gerät, während Stratix III und Stratix IV Geräte pro Frame sind.

 

Daher wird die Spezifikation in Stratix III und Stratix IV-Geräten als die Taktfrequenz für die Fehlererkennungsschaltkreise interpretiert, die durch den CRC ausgeführt werden kann, indem auf einen Frame überprüft wird. Sobald diese Frequenz festgelegt ist, überprüft die Schaltung jeden Datenrahmen mit der gleichen Taktfrequenz.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Stratix® IV E
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.