Artikel-ID: 000078950 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2011

VHDL-Designs, die auf Stratix V-Geräte abzielen, können von den ModelSim-Altera Starter Edition Softwareversionen 6.6c und 6.6d nicht simuliert werden.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der ModelSim-Altera Starter Edition Software Version 6.6c und 6.6d, Designs in VHDL, die auf Stratix V-Geräte abzielen kann nicht simuliert werden. Dieses Problem beeinflusst den ModelSim-Altera nicht Editions-Software. Aufgrund dieses Problems können ähnliche Fehler auftreten auf Folgendes:

    # ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

    Lösung

    Simulieren Sie das Design mit Verilog HDL oder verwenden Sie das ModelSim-Altera Editions-Softwareversion 6.6d.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.