Artikel-ID: 000078928 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.11.2013

Warum wird die Timing-Leistung im Vergleich zu früheren Versionen für die Qsys-generierte Logik in der Quartus II Softwareversion 13.0 beeinträchtigt?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion Version 13.0 besteht die Möglichkeit, dass das Timing beeinträchtigt wird, wenn das System Überbreitenadapter in den generierten Synthese-HDL-Dateien hat, wenn Qsys-Systeme auf die neuere Version migriert werden. Dieser Leistungsverlust ist auf ein Problem in der Width-Adapter-Interconnect-IP-Logik zurückzuführen.

    Lösung

    Um dieses Problem zu vermeiden, aktualisieren Sie auf die Quartus II Software Version 13.0 SP1, wo das Problem behoben wurde. Öffnen Sie Ihr Qsys-System erneut, aktualisieren Sie die Interconnect-IP und regenerieren Sie das Synthese-HDL.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.