Nein.
Während der CBB-Tests muss der Benutzer nur test_in[32]=1,test_in[6]=0 einstellen und den PCIe-Gen1®- und Gen2-Modus mit test_in[5] Bit durchlaufen. Beispieldesign, das zeigt, wie CBB-Tests implementiert werden, können Sie über das PCIe Chaining DMA-Beispieldesign und das altpcierd_complaince_test.v(hd)-Modul erhalten.
Der testin[5] Port sollte für mindestens 16 nm und weniger als 24 ms bestätigt werden, und diese Anforderung wird über altpcierd_complaince_test.v(hd) Modul implementiert.
Während des normalen Betriebs muss der Benutzer test_in[32]=0, test_in[5]=1 und test_in[6]=0 einstellen.
Aktualisiert sich wie folgt:
Nein, DER IP-Compiler für PCIe unterstützt die automatische Erkennung des Compliance-Modus nicht.
Für Gen1-CBB-Tests muss der Benutzer test_in[32]=1 und test_in[6]=0 einstellen.
Für Gen2-CBB-Tests muss der Benutzer test_in[32]=1, test_in[6]=0 einstellen und test_in[5] verwenden, um die PCIe Gen1 und Gen2-Compliance-Muster zu durchlaufen.
Das PCIe Chaining DMA-Beispieldesign enthält ein Modul, das zeigt, wie die Logik für CBB-Tests implementiert werden kann. Dieses Modul trägt den Namen altpcierd_compliance_test.v(hd).
Der test_in[5] Port sollte für mindestens 16 nm und weniger als 24 ms geltend gemacht werden, und diese Anforderung wird über altpcierd_complaince_test.v(hd) Modul implementiert.
Während des normalen Betriebs muss der Benutzer test_in[32]=0, test_in[5]=1 und test_in[6]=0 einstellen.