ECC- und CSR-Designs können bei Simulation oder Hardware ausfallen

Designs, die mit dem High-Performance-Controller II (HPC) entwickelt wurden II) Version 11.0, und generiert mit "Enable Error Detection" (Fehlererkennung aktivieren) und Correction Logic oder Enable Configuration and Status (Konfiguration und Status aktivieren) Die aktivierten Schnittstellenoptionen für die Registrierung können in der Simulation ausfallen oder in der Hardware.

Die Problemumgehung für dieses Problem lautet:

1. Öffnen Sie die /submodules/alt_mem_ddrx_csr.v Datei in einem Editor.
2. Unter Modulparameterdefinition folgende Änderungen vornehmen: change BL_BUST_WIDTH = 4 to BL_BUST_WIDTH = 5� change MEM_IF_CSR_COL_WIDTH = 4 to MEM_IF_CSR_COL_WIDTH = 5� change MEM_IF_CSR_BANK_WIDTH = 2 to MEM_IF_CSR_BANK_WIDTH = 3� change MEM_IF_CSR_CS_WIDTH = 2 to MEM_IF_CSR_CS_WIDTH = 3�
3. Ändern Sie bei der ungefähren Zeile 1040 die Folgendes: assign cfg_burst_length = csr_bl [BL_BUS_WIDTH - 1 : 0];� Anassign cfg_burst_length = {{(BL_BUS_WIDTH - 4){1’b0}}, csr_bl};

Dieses Problem wird in einer zukünftigen Version behoben.