Artikel-ID: 000078798 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.10.2011

Die formale Verifizierung kann für Stratix V fehlschlagen, wenn konforme Cadence Encounter Software verwendet wird

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie versuchen, die konforme Software Cadence Encounter zu verwenden zur formalen Überprüfung der altddio_out.v, altlvds_tx.v, altlvds_rx.v, lvds_tx.v, lvds_rx.v, flvds_tx.v, flvds_rx.v, altmult_add.v, altmult_accum.v, oder altpll.v, die formale Verifizierung schlägt mit dem Fehler fehl:

    Error RTL 18.3: Function call does not refer to function definition.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.