Beschreibung
Um ein Signal zur Verwendung einer globalen Taktfrequenz zu erzwingen, verwenden Sie den folgenden AHDL-Funktionsprototyp (der Portname und die Reihenfolge gelten auch für Verilog HDL):
FUNKTION GLOBAL (in)
RÜCKGABEN (out);
VHDL-Komponentendeklaration:
KOMPONENTEN WELTWEIT
PORT (a_in: IN STD_LOGIC;
a_out: STD_LOGIC);
ENDKOMPONENTE;
Der GLOBAL Puffer weist darauf hin, dass ein Signal ein globales Takt-, Output-Enable-, Register-Control- oder Memory-Enable-Signal verwenden muss. Die globale Signalverfügbarkeit und -verwendung hängt von der Gerätefamilie ab. Weitere Einzelheiten finden Sie auf der Website Altera Literatur.